

TEOS系CVDによる層間絶縁膜形成技術

三菱電機(株) ULSI開発研究所 小 谷 秀 夫

Interlayer Dielectrics Technology By Using TEOS-Based CVD

Hideo Kotani

ULSI Laboratory Mitsubishi Electric Corporation

1. はじめに

L S I デバイスにおける高密度・高集積化の目ざましい進展に伴い、デバイス構造、プロセス技術、製造装置、材料などあらゆる面で新たな技術開発が要求されている。L S I 製造工程におけるキープロセスである、化学気相成長 (Chemical Vapor Deposition : C V D) 法も同様であり、均一性、平坦性、膜質等に要求される特性は益々厳しいものになってきている。

C V D技術は、シリコン酸化膜、シリコン窒化膜、多結晶シリコン膜、さらに近年ではタンゲステンに代表される金属膜にも適用が広がっている必須プロセスである。また配線(導電層)の多層化と対応して、配線間を絶縁する目的のシリコン酸化膜の適用工程数は増加の一途をたどっている。このような多層配線構造における層間絶縁膜の重要な課題は、プロセスの低温化と増大する表面段差をいかに制御するかということである。これらの課題に対する有力な解決策として、従来用いられてきたシリコン(S i H₄)ガスを原料とするC V Dに代り、TEOS(テトラエチルオルソシリケート: Si(O C₂H₅)₄)を用いたC V Dの研究が活発になっている。TEOSは1960年代から熱分

解¹⁾、グロー放電²⁾による酸化膜形成用材料として検討され始めている。しかし炭素の混入などの問題があり³⁾、本格的に使われ始めたのは1970年代後半からである。1979年A. C. Adamsら⁴⁾はTEOSを用いて減圧C V D法で酸化膜を形成している。また450°C以下の低温形成に関してはTEOSとO₃の反応を用いたり⁵⁾、プラズマC V D法を用いること⁶⁾により酸化膜を形成する方法が知られている。

ここでは、層間絶縁膜としてのC V D酸化膜の役割を明確にし、TEOSを用いたC V D酸化膜の形成技術について述べる。

2. 層間絶縁膜とC V D酸化膜

現在L S Iに使用されている酸化膜は、主にSiを熱酸化する方法とC V D法により形成されている。表1に代表的なC V D酸化膜の概要を示す。

サイドウォールはLightly Doped Drain (L D D)構造トランジスタに用いられ、ゲート電極上に形成後、エッチバックすることにより作られる。このため等方的な段差被覆性を持つことが要求され、さらに熱厚が均一でないとサイドウォール幅が変化するため、高均一性が特に望まれる。

信頼性を含む高品質な薄膜が要求されるゲー

Table 1 Typical CVD oxides for ULSI Devices.

用途	形成法		形成温度(℃)	要求される特性	
サイドウォール	HTO	減圧CVD	600 / 900	段差被覆性 均一性	均一性 絶縁性 低形成温度
ゲート酸化膜				絶縁性 均一性	低欠陥密度 段差被覆性 低ストレス 熱的安定性 化学的安定性 機械的強度 密着性
				段差被覆性	加工性 プロセス整合性 基板(デバイス特性) への影響が無い 量産性 低製造コスト
層間絶縁膜	BPSG	常圧CVD 減圧CVD (プラズマCVD)	350 / 450	平坦性 低温リフロー 耐湿性	
				クラック耐性 低ストレス 低形成温度 埋め込み性 平坦性	
	LTO	プラズマCVD 減圧CVD (常圧CVD)	300 / 450		
	PSG	常圧CVD 減圧CVD (プラズマCVD)	350 / 450	ストレス緩和 耐湿性	
パッケージ					

ト酸化膜は、通常 Si 基板を熱酸化して形成される。しかし機能の多様化が求められ、スタティックRAM等では多結晶Si上にトランジスタを形成することが検討されており、CVD酸化膜が有力な候補となっている。

層間絶縁膜の目的は上下配線間を文字通り絶縁することにあるが、そのプロセス開発における最大の関心事は段差被覆性である。用途により異なるが、等方的な形状が求められる場合がある。

以上述べた用途に対しては、比較的高温形成が許容されるため、SiH₄やジクロルシラン(SiH₂Cl₂)を用いた減圧CVD法による酸化膜(High Temperature Oxide: HTO)が一般的に使用されている。このHTO膜は等方的で良好な段差被覆性を有し、かつ絶縁耐圧などに代表される膜質も熱酸化膜に近いものが得られる。しかしながらプロセスの低温化への要求が強く、

また膜厚均一性も決して満足できるものではなく、従来よりこれらの点に優れるTEOSを原材料とする減圧CVDを適用している所もある。

通常、層間絶縁膜は増大する高アスペクト比の段差をボイド(空洞)なく埋め込み、かつその表面が平坦であることが要求される。これは、層間絶縁膜の上層配線のパターニングおよび加工を容易にすることと、配線の歩留り、信頼性を確保する目的によるものである。

A1配線下に必要な平坦層間絶縁膜は、一般にボロンとリンを含んだ酸化膜(Borophosphosilicateglass: BPSG)を形成し、800~1000°Cで熱処理することにより膜を流動するリフロー法によって得ている。BPSG膜はSiH₄-O₂系にジボラン(B₂H₆)やホスフィン(PH₃)を添加し、比較的低温(~400°C)で量産性の良い常圧CVD法を用いて形成されることが多い。課題は

リフローに要する熱処理の低温化と短時間化であり、A I 腐食を誘起させないことも重要である。

A I 配線間の層間絶縁膜は、第一に低温形成(450°C以下)が不可欠である。低温で形成される酸化膜(Low Temperature Oxide : LTO)は、形成条件にもよるが一般に段差被覆性が悪く、膜質も劣る。特に常圧CVDや減圧CVDによる酸化膜は引っ張り応力を示し、クラック耐性が弱いという欠点をもつ。この問題は、リンを含んだ酸化膜(Phoshosilicateglass : PSG)を用いることにより改善することができる。その点プラズマCVD法は、形成条件により容易に圧縮応力を有する膜を得ることができ、クラック耐性を含めて十分実用に供することが可能である。問題は埋め込み・平坦性であり、今後デバイスの微細化に伴い益々厳しくなる項目である。また、一般にA I 配線は機械的や熱的ストレスにより欠損(ボイド)やヒロックが発生し易く、配線の信頼性が劣化する場合がある。このため層間絶縁膜には低ストレス化等、A I 配線の特性劣化を起こさないことも求められる。

パッシベーション膜としては古くからPSG膜が用いられてきたが、近年のモールドパッケージの普及に伴い耐湿性に富むプラズマCVD法による窒化膜が主流になった。しかし一般に膜ストレスが大きく、前述したようにA I 配線の信頼性劣化に結びつき、以来そのストレス緩和を目的としてA I 配線とプラズマ窒化膜の間にPSG膜を形成することが一般的となっている。

以上、LSIにおけるCVD酸化膜の概要を述べた。用途により特に要求される項目は異なるが、大きな共通課題は低温化と、埋め込み・平坦化に代表される段差被覆性と言うことができる。次節に、この問題に対する有力な解決策と考えられている、TEOSを用いたCVD技術について述べる。

3. TEOS系CVD技術

3. 1 热CVD法

1970年代後半から拡散炉型減圧CVDが導入されるに伴い、TEOSの熱分解を利用した酸化膜形成が行われるようになった。TEOSは通常の減圧CVD装置に液体ソースコントローラーを付加した装置で行われる。TEOSはその蒸気を直接マスフローコントローラーで制御したり、窒素などのキャリアーガス流量を制御し、バブラーを通すことで供給される。

形成温度は650~750°Cの範囲で、成長速度はTEOSの流量、分圧にも依存するが10nm/分前後である。膜厚の均一性はウエハの間隔その他のプロセス条件にもよるが、一般にSiH₄系のHTO膜よりも良く、ウエハ面内で±2%以内のものが容易に得られる。

段差被覆性は極めて良好で段差上下での膜厚差が少なく、図1に示すように溝に対する埋め込み特性も良好である。また形成圧力を上げると段差被覆性が向上するという傾向が見られるのも、TEOSを用いたCVD酸化膜の特徴である¹⁾。




Fig. 1 Step coverage of CVD oxide using pyrolysis of TEOS.

TEOSを用いた酸化膜の沸酸水溶液に対するエッティング速度は膜形成後の熱処理温度を高くすると減少する傾向を示すが、1000°Cの熱処理を施してもなお熱酸化膜よりも大きい値を示す。一方、ドライエッチに対するエンチング速度は熱処理温度に依存せず、熱酸化膜とほぼ同程度の値である⁸⁾。

TEOS酸化膜の絶縁耐圧はLTOのように低電界での絶縁破壊は見られない。しかしTEOS酸化膜は熱酸化膜やHTOより耐圧が低く、また伝導機構も通常の熱酸化膜などに見られる Fowler-Nordheim型ではないと報告されている⁹⁾。

このように減圧CVD法によるTEOS酸化膜はHTOに用いられてきたのと同様な装置で形成することができ、HTOよりも低温で膜形成が可能で、しかも形成速度が大きく、膜厚の均一性、段差被覆性もHTOより良好であるため、LDDトランジスタのサイドウォール形成やA1配線層下の層間絶縁膜形成に広く用いられている。

1980年代中ごろからTEOSなどの有機シリコンソースと酸素をPH₃、TMPO:PO(OCH₃)₃、TMP:P(OCH₃)₃、TMB:B(OCH₃)₃、TEB:B(OCH₃)₃などのドーパントとあわせて減圧CVD法でBPSG膜を形成した例が報告されている^{7), 8)}。常温では、液体の有機ドーパントソースはPH₃、B₂H₆などに比べて安全性の面では優れているが、リンのソースについては蒸気圧や、反応の制御性の問題からPH₃のほうが優れているという指摘もある¹⁰⁾。形成温度は500～700°C程度で、TMPやTMBを添加することでTEOSのみを用いた酸化膜形成(650～750°C)よりも低温化される⁸⁾。LTOを用いたものと比較して段差被覆性が良好で⁷⁾、耐湿性にも優れている。また従来使われてきた拡散炉型の減圧CVD装置を転用できるという利点もある。

最近では、有機系のシリコンおよびドーパン

トソース材料を用いて堆積とフローが同時に進行する条件で、BPSG膜を形成するCVDも提案されている¹¹⁾。このような方式を例えればトレンチの埋め込みに応用すると、液状にトレンチの下から埋まっていくのでボイドフリーな埋め込みが可能となる。

TEOSとドーパントソースのドープトオキサイドへの応用例としては、BPSG以外に砒素ガラスがある。1980年代中ごろから、トレンチ型キャンパシタを形成する目的で、トレンチ側壁部へのn⁺拡散層形成のためTEOSとTEOA:A_s(OCH₃H₅)₃^{10), 11)}などを用いた砒素ガラスの形成が試みられている。トレンチ内部にもコンフォーマルなカバレッジが得られ、1000°Cのアニールで10¹⁹～10²⁰cm⁻³の表面濃度、0.2μm以下の接合深さが得られている。しかしながらLSIの高集積化に伴う熱処理温度の低温化に伴い、900～1000°Cのドライブ温度が許されなくなってきており、また装置内、排気系に有害な砒素酸化物が形成されるなどの問題点もある。

3. 2 オゾン反応CVD法

TEOSの熱分解を用いた減圧CVD法では650°C以下の膜形成が困難であるのに対し、図2に示すようにTEOSとO₃を用いたCVDの場合は350～450°C程度で膜形成することが可能である⁴⁾。




Fig. 2 Dependence of deposition rate on temperature for TEOS-based CVD⁴⁾.

形成圧力は常圧で行う場合と減圧 (~ 100 Torr) で行われる場合があるが、いずれの場合も通常の減圧 CVD の形成圧力 (~ 1 Torr) よりは高い。減圧の場合、その段差被覆特性はほぼコンフォーマル形状であるが膜質が悪く、特にクラック耐性に乏しい。一方 TEOS と O_3 による常圧 CVD 法による酸化膜の段差被覆性は極めて良好で、図 3 に示すように、あたかも H_2 リフロー処理をしたような被覆形状が得られる¹²⁾。また高温、高 O_3 濃度の条件で良質の酸化膜形成が可能であるが、この条件下では酸化膜の成長速度や表面形状が、下地の状態によって影響を受けることが知られている¹²⁻¹⁴⁾。




Fig. 3 Step coverage of APCVD oxide using TEOS AND O_3 .

このように TEOS と O_3 を用いた反応は、450°C 以下で膜形成が可能であり、段差被覆性が極めて良好であるため、A1 配線層を平坦化するための層間絶縁膜として非常に有効である。

TEOS-O₃ 反応系に TMPO、TMBなどの有機ソースを同時に用いることで、BPS

CVD を用いたプロセスでは膜厚や不純物濃度の均一性を得るために、形成条件に対する制約が伴う場合があるが、枚葉処理またはベルトコンベア式の常圧 CVD 法ではこのような制約がないため、プロセスの自由度を広げることができる。

3. 3 プラズマ CVD 法

プラズマ CVD 法による TEOS 酸化膜形成は平行平板型の CVD 装置を用いて行われ、枚葉・マルチチャンバー方式、バッチ処理方式がある。TEOS のみでは良質な酸化膜が得られず、 O_2 や N_2O といった酸化材を同時に供給する。

図 5 に比較するように、従来の SiH_4 と N_2O を用いた方式では段差被覆性が悪く段差ではオーバーハング形状となるのに対し、TEOS を用いたプラズマ酸化膜ではオーバーハング形状になりにくい¹⁶⁾。また TEOS、 O_3 を用いて形成した酸化膜が引っ張り応力を持つのに対し、プラズマ CVD による TEOS 酸化膜は形成条件の設定次第で圧縮応力も引っ張り

一般に引っ張り応力を持つ酸化膜はクラックが発生しやすいが、膜質が良く膜の応力を調整できるプラズマ酸化膜は A1 多層配線における層間絶縁膜の構成要素として不可欠となっている。

また TEOS と H_2O をソースガスとして用いたプラズマ CVD¹⁷⁾において、液体を塗布したような滑らかな被覆形状を得られることが報告されている。




Fig. 4 Comparison of step coverages between SiH₄-based and TEOS-based APCVD BPSG films before and after reflow.




Fig. 5 Comparison of step coverages between SiH₄-based and TEOS-based PCVD oxides

がら、そのレベルは必ずしも満足できるものではなく、また一般に膜質は従来の SiH₄ 系 CVD に比較して劣る。更に O₂ 系常圧 CVD に見られるような、基板依存性等の弊害も指摘されている。今後とも、このような問題をブレークスルーすべく、活発な研究開発が強く望まれる。

参考文献

- 1) E. L. Jordan, J. Electrochem. Soc., 108 (1961) 478.
- 2) S. W. Ing, Jr., and W. Davern, J. Electrochem. Soc., 112 (1965) 284.
- 3) A. C. Adams and C. d. Capio, J. Electrochem. Soc., 126 (1979) 1042.

- 4) Y. Nishimoto, N. Tokumasu, T. Fukuyama, and K. Maeda, Ext. Abst. 19th Conf. Solid State Devices and Materials (1987) p. 447.
- 5) D. N. K. Wang, S. Somekh, D. Maydan, 日経マイクロデバイス 1987年8月号, p. 125.
- 6) F. S. Becker, D. Pawlik, H. Anzinger, and A. Spitzer, J. Vac. Sci. Technol., B5 (1987) 1555.
- 7) F. S. Becker, D. Pawlik, H. Schafer, and G. Staudigl, J. Vac. Sci. Technol., B4 (1986) 732.
- 8) D. S. Williams, and E. A. Dein, J. Electrochem. Soc., 134 (1987) 657.
- 9) J. Hartman, K. McKinley, A. Helms, M. Logan, W. Kern, and Y. Inudo, Tech. Dig. Symp. VLSI Technol. (1991) p. 101.
- 10) K. Yamada, K. Yamabe, Y. Tsunashima, K. Imai, T. Kashio, and H. Tango, Tech. Dig. International Electron Devices Meeting (1985) p. 702.
- 11) F. S. Becker, H. Treichel, and S. Rohl, J. Electrochem. Soc., 136 (1989) 3033.
- 12) H. Kotani, M. Matsuura, A. Fujii, H. Genjou, and S. Nagao, Tech. Dig. International Electron Devices Meeting (1989) p. 669.
- 13) M. Matsuura, H. Kotani, and H. Abe, Ext. Abst. 22th Conf. Solid State Devices and Materials (1990) p. 239.
- 14) K. Fujino, Y. Nishimoto, N. Tokumasu, and K. Maeda, J. Electrochem. Soc., 138 (1991) 550.
- 15) Y. Ikeda, Y. Numasawa and M. Sakamoto, NEC Research & Development, No. 94 (1989) 1.
- 16) I. T. Emesh, G. D'Asti, J. S. Mercier, and P. Lenug, J. Electrochem. Soc., 136 (1989) 3404.
- 17) M. Hatanaka, O. Hataishi and Y. Furumura, Proc. VLSI Multilevel Interconnection Conf. (1991) p. 435.